TSMC กำลังมีแผนพัฒนาชิปเทคโนโลยีขนาด 3nm ในอนาคตที่บรรจุทรานซิสเตอร์มากถึง 250ล้านตัวต่อตารางมิลลิเมตรกันเลยทีเดียวและพร้อมจะเริ่มดำเนินในช่วงปี 2021

วันนี้ก็มีข่าวจากฝั่ง TSMC ออกมาให้เราได้ชมกันครับกับการเปิดเผยข้อมูลของกระบวนการผลิตชิปเทคโนโลยีสถาปัตย์ขนาด 3nm ซึ่งทาง TSMC นั้นได้ออกมาเปิดเผยว่าสามารถจะบรรจุทรานซิสเตอร์มากถึง 250ล้านตัวต่อตารางมิลลิเมตรได้กันเลยทีเดียว ซึ่งจะเป็นการพัฒนาต่อยอดจากชิปเทคโนโลยี 5nm หรือ N5 นั่นเองครับ โดยทาง ซีซีเหว่ย CEO ของ TSMC ได้ยืนยันว่าการพัฒนาเทคโนโลยี 3nm นั้นเป็นไปตามกำหนดของกระบวนการพัฒนาในปี 2021 และจะเริ่มผลิตในช่วงครึ่งปีหลัง 2021 การเปิดเผยข้อมูลที่น่าประหลาดใจก็คือทาง TSMC ตัดสินใจใช้โครงสร้างการทำงานแบบ FinFETs สำหรับ N3 หรือเทคโนโลยี 3nm เนื่องจากครบกำหนดของเทคโนโลยีแล้ว โดยมีผู้เชี่ยวชาญให้ความเห็นว่าเทคโนโลยี 5nm จะต้องใช้นวัตกรรมที่สำคัญกับการออกแบบวัสดุและโครงสร้างเป็นอย่างมาก ซึ่งทาง TSMC อ้างว่าในเทคโนโลยี 3nm หรือ N3 นั้นจะมีประสิทธิภาพความเร็วเพิ่มขึ้น 10-15% และประหยัดพลังงานลง 20-30% เลยทีเดียว ซึ่งเทคโนโลยี 3nm นี้จะเป็นกระบวนการเทคโนโลยีที่มีความสมบรูณ์มากยิ่งขึ้นต่อจาก N5 หรือเทคโนโลยี 5nm นี่ก็คือข่าวจากฝั่ง TSMC ที่นำมาฝากกันครับ

ที่มา https://www.techpowerup.com/