Intel, TSMC และ Samsung 3ยักษ์ใหญ่ผู้ผลิตชิปสาธิตตัวอย่าง CFET ในการประชุม IEEE IEDM ซึ่งมีความหนาแน่นของทรานซิสเตอร์เพิ่มขึ้นเกือบสองเท่า

Intel, TSMC และ Samsung 3ยักษ์ใหญ่ผู้ผลิตชิปสาธิตตัวอย่าง CFET ในการประชุม IEEE IEDM ซึ่งมีความหนาแน่นของทรานซิสเตอร์เพิ่มขึ้นเกือบสองเท่า

วันนี้ก็มีข่าวจากทาง Intel, TSMC และ Samsung 3 ยักษ์ใหญ่ผู้ผลิตชิปรายใหญ่ของโลกได้ทำการประชุม IEEE International Electron Devices ผู้ผลิตเซมิคอนดักเตอร์สามอันดับแรกของโลก ได้แก่ TSMC, Intel (Intel Foundry Services หรือ IFS) และ Samsung Electronics ได้สาธิตแนวทางของตนในการใช้อุปกรณ์ทรานซิสเตอร์แบบใหม่ที่มีวิวัฒนาการที่เรียกว่า CFET หรือสาขาเสริม - เอฟเฟกต์ทรานซิสเตอร์ CFET เป็นทรานซิสเตอร์ 3 มิติชนิดหนึ่งที่ซ้อน FET ทั้งสองชนิดที่จำเป็นสำหรับตรรกะ CMOS โรงงานทั้งสามกำลังเปลี่ยนจาก FinFET ไปเป็นนาโนชีตหรือ GAAFET (เกตส์ FET รอบด้าน)

ในขณะที่ FinFET ใช้ครีบซิลิคอนแนวตั้งโดยมีประตูควบคุมการไหลของกระแสผ่าน ในขณะที่อยู่ใน nanosheet ครีบแนวตั้งจะถูกตัดเป็นชุดริบบิ้นซึ่งแต่ละอันล้อมรอบด้วยเกต CFET โดยพื้นฐานแล้วเป็นอุปกรณ์นาโนชีตที่สูงกว่าซึ่งใช้ริบบอนครึ่งหนึ่งที่มีอยู่สำหรับอุปกรณ์หนึ่งและอีกครึ่งหนึ่งสำหรับอีกอุปกรณ์หนึ่ง อุปกรณ์นี้สร้าง nFET และ pFET ทรานซิสเตอร์สองประเภทไว้ด้านบนซึ่งกันและกันในกระบวนการบูรณาการ CFET เป็นวิวัฒนาการขั้นต่อไปของ GAAFET ทั่วไป และ คาดว่าจะเข้าสู่การผลิตจำนวนมากภายใน 7-10 ปีนับจากนี้ และเมื่อถึงเวลานั้นอุตสาหกรรมการผลิตชิปจะเริ่มพลักดันไปสู่การผลิตชิปในเทคโนโลยีระดับ 10 angstrom-class nodes ในอนาคต

ที่มา techpowerup.com